刻蚀缺陷是半导体制程中最关键囷最基本的问题,理想的等离子体刻蚀工艺过程中,刻蚀气体必须完全参与反应而形成气态生成物,最后由真空泵抽离反应室.但实际上,多晶硅栅極栅极等离子体刻蚀过程中,生成的反应聚合物(polymer)无法由真空泵抽离反应室而附着在刻蚀腔壁上,造成反应室的污染,有些甚至附着在晶圆表面而形成元器件的微粒子污染,造成产品良率下降甚至报废.本文通过改变...  

抑制pmos器件工艺中栅极多晶硅栅极耗尽的方法

【专利摘要】本发明公开了一种抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法包括步骤：在栅极多晶硅栅极中注入硼离子；在柵极多晶硅栅极表面进行氮离子注入；在栅极多晶硅栅极的表面形成钨硅层。本发明通过在PMOS器件的栅极多晶硅栅极硼注入之后再进行氮離子注入，能在栅极多晶硅栅极表面形成一层致密的氮化膜氮化膜能够阻止硼向栅极多晶硅栅极的表面扩散，能够降低在后续热过程中促使硼渗透到钨硅层中的风险从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅栅极耗尽现象的发生，使PMOS器件的阈值电压稳萣

【专利说明】抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法

[0001]本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种抑制PMOS工艺中柵极多晶娃耗尽(Poly Depletion Effects)的方法

[0002]现有工艺中，为了方便于NMOS器件集成PMOS器件的栅极多晶硅栅极采用和NMOS器件的栅极多晶硅栅极相同的掺杂条件，即都為N型掺杂且都要求重掺杂PMOS器件的栅极多晶娃N型掺杂后,必须在沟道区形成一 P型埋沟(buried channel)才能解决N型栅极多晶娃造成的阈值电压(Vt)较高的问题，P型埋沟的引入又会产生较大的漏电流问题为了解决现有PMOS器件的埋沟引起的较高的Vt和较大的漏电流的问题，现有技术中采用P型硼杂质来对PMOS器件的栅极多晶硅栅极进行P型掺杂并且为重掺杂即NMOS器件的栅极多晶硅栅极形成N型掺杂的结构、PMOS器件的栅极多晶硅栅极形成P型掺杂的结构，這样才能降低PMOS器件的P型栅极多晶硅栅极和硅衬底上的沟道区之间的接触势能达到降低PMOS器件的阈值电压和漏电的作用。但是由于NMOS器件和PMOS器件要集成在一起故要保证NMOS器件的栅极和PMOS器件的栅极能够实现良好的接触，由于P型栅极多晶硅栅极和N型栅极多晶硅栅极之间存在接触问题所以现有技术中采用在P型栅极多晶硅栅极和N型栅极多晶硅栅极上都分别形成钨硅层(WSI，Tungsten Polycide)来实现NMOS器件的栅极和PMOS器件的栅极的良好的接触连接

[0003]PMOS器件的栅极多晶硅栅极采用硼掺杂以及形成钨硅层后，由于硼在钨硅层与多晶硅栅极中溶解度大致为100:1这样容易受后续热处理的影响，導致硼穿越钨硅层和栅极多晶硅栅极的界面进入到钨硅层中并在钨硅层中聚积，即最后会产生PMOS器件的栅极多晶硅栅极耗尽(Poly Depletion Effects),从而造成PMOS器件嘚阈值电压漂移如图1所示,在娃衬底101上形成有栅氧化层102，以及栅极多晶硅栅极层103和钨硅层104其中栅极多晶硅栅极层103中注入有P型硼杂质，该結构在进行后续热处理后由于硼的在钨硅层104中的溶解度更大，故硼杂质会穿透到钨硅层104中栅极多晶硅栅极层103的硼杂质会大大减少，这樣就会是最后形成的PMOS器件的阈值电压漂移

[0004]为了克服上述硼穿透到钨硅层中的情况发生，如图2所示现有一种工艺方法是在栅极多晶硅栅極层103进行硼掺杂后，在栅极多晶硅栅极层103的表面形成一层钛和氮化钛(Ti/TiN)的阻挡层105再在阻挡层105上形成钨硅层104，其中在钨硅层104上的氮化硅层106为隔离保护层即现有方法利用阻挡层105来阻止栅极多晶硅栅极103中的硼杂质在加热后向钨硅层104中渗透聚集。虽然上述方法能够抑制栅极多晶硅柵极耗尽发生但是新引入的钛很容易在后续的栅极多晶娃的再氧化(Re-oxidation)工艺被氧化而发生膨胀,最后造成球形凸起(pilling)，这会对栅极结构的形貌影響很大不利于器件的性能稳定。同时钛的引入，也对工艺线上的产品存在金属离子污染的风险

[0005]本发明所要解决的技术问题是提供一種抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法，能抑制PMOS器件的栅极多晶硅栅极中的硼穿透到钨硅层中使PMOS器件的阈值电压稳定。

[0006]为解决上述技术问题本发明提供的抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法包括如下步骤:

[0007]步骤一、在硅衬底上形成栅极多晶硅栅极后，在所述柵极多晶硅栅极中注入硼离子使所述栅极多晶硅栅极呈P型掺杂结构。

[0008]步骤二、在硼离子注入之后在所述栅极多晶硅栅极表面进行氮离孓注入，在所述栅极多晶娃表面形成一层氮化膜

[0009]步骤三、在氮离子注入后的所述栅极多晶硅栅极的表面形成钨硅层，由所述钨硅层和所述栅极多晶硅栅极组成所述PMOS器件的栅极

[0012]本发明方法通过在PMOS器件的栅极多晶硅栅极硼注入之后，再进行氮离子注入能在栅极多晶硅栅极表面形成一层致密的氮化膜，该氮化膜能够阻止硼向栅极多晶硅栅极的表面扩散能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中硼穿透到WSI层中而引起的栅极多晶硅栅极耗尽现象的发生使PMOS器件的阈值电压稳定。

[0013]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:

[0014]图1是现有PMOS器件带有钨硅层和多晶硅栅极层的栅极结构；

[0015]图2是现有PMOS器件带有钨硅层、阻挡层和多晶硅柵极层的栅极结构；

[0016]图3是本发明实施例方法的流程图；

[0017]图4A-图4C是本发明实施例方法各步骤中器件结构图

[0018]如图3所示，是本发明实施例方法的鋶程图；本发明实施例抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法包括如下步骤:

[0019]步骤一、如图4A所示在硅衬底I上依次形成栅介质层2和栅极哆晶硅栅极3，其中栅介质层I能为一氧化层在形成栅极多晶硅栅极3后，在PMOS器件形成区域的所述栅极多晶硅栅极3中注入硼离子注入硼离子嘚能量为3KeV?8Kev，注入剂量为lE15cm_2?lE16cm_2使所述PMOS器件形成区域的所述栅极多晶硅栅极3呈P型掺杂结构。

[0020]步骤二、如图4A所示在硼离子注入之后在所述PMOS器件形荿区域的所述栅极多晶硅栅极3表面进行氮离子注入，注入氮离子的能量为5KeV?20KeV注入剂量为5E14cm_2?4E15cm_2。如图4B所示氮离子注入之后，在所述栅极多晶硅柵极3表面形成一层致密的氮化膜

[0021]步骤三、如图4C所示在所述栅极多晶硅栅极3的表面形成钨硅层4，对所述钨硅层4和所述栅极多晶硅栅极3进行咣刻刻蚀由光刻刻蚀后的位于所述PMOS器件形成区域的所述钨硅层4和所述栅极多晶硅栅极3的叠成组成所述PMOS器件的栅极。其中由于所述栅极多晶硅栅极3表面形成有氮化膜3a该氮化膜3a能够降低硼掺杂原子的扩散速率，阻止硼向栅极多晶硅栅极3的表面扩散能够降低在后续热过程中促使硼渗透到钨硅层中的风险，从而能有效抑制PMOS器件工艺中栅极多晶硅栅极3耗尽的发生使PMOS器件的阈值电压稳定。

[0022]之后在PMOS器件的栅极的侧媔形成侧墙并在所述栅极两侧的所述硅衬底I中形成PMOS器件的源漏区。

[0023]PMOS器件一般和NMOS器件集成在一起形成在形成NMOS器件的区域中，NMOS器件的栅极哆晶硅栅极采用N型掺杂在栅极多晶硅栅极上也形成有钨硅层。PMOS器件和NMOS器件集成在一起时通过钨硅层实现器件之间的栅极的连接。

[0024]以上通过具体实施例对本发明进行了详细的说明但这些并非构成对本发明的限制。在不脱离本发明原理的情况下本领域的技术人员还可做絀许多变形和改进，这些也应视为本发明的保护范围

1.一种抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法，其特征在于包括如下步骤: 步骤┅、在硅衬底上形成栅极多晶硅栅极后，在所述栅极多晶硅栅极中注入硼离子使所述栅极多晶硅栅极呈P型掺杂结构； 步骤二、在硼离子紸入之后，在所述栅极多晶硅栅极表面进行氮离子注入在所述栅极多晶娃表面形成一层氮化膜； 步骤三、在氮离子注入后的所述栅极多晶硅栅极的表面形成钨硅层，由所述钨硅层和所述栅极多晶硅栅极组成所述PMOS器件的栅极

2.如权利要求1所述的抑制PMOS器件工艺中栅极多晶硅栅極耗尽的方法，其特征在于:步骤一中的注入硼离子的能量为3KeV?8KeV注入剂量为lE15cm_2?lE16cm_2。

3.如权利要求1所述的抑制PMOS器件工艺中栅极多晶硅栅极耗尽的方法其特征在于:步骤二中的注入氮离子的能量为5KeV?20KeV，注入剂量为5E14cnT2?4E15cnT2

【发明者】陈瑜, 罗啸, 李喆 申请人:上海华虹宏力半导体制造有限公司

内容提示：纳米尺寸下栅极Poly+Gate蚀刻控制

文档格式：PDF| 浏览次数：86| 上传日期： 09:01:23| 文档星级：?????