CPLD可编程数字信号发生器实验

2．熟悉各种数字信号的特点及波形

二、实验电路的工作原理 CPLD可编程模块（芯片位号：U101）用来产生实验系统所需要的各种时钟信号和数字信号咜由CPLD可编程器件ALTERA公司的EPM7128(或者是Xilinx公司的XC95108)、下载接口电路（J101）和一块晶振（JZ101）组成。晶振用来产生16.384MHz系统内的主时钟本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发（本实验箱提供专门的开发模块）生成这些信号理论聯系实践，提高实际操作能力
1．83脚输入16.384MHz主时钟，方波由晶振JZ101产生的16.384MHz时钟，经电阻R111从83脚送入U101进行整形，然后分频、产生各种信号输出
5．75脚，输出32KHz时钟方波。
6．76脚输出16KHz时钟，方波
9. 50脚，输出8KHz的窄脉冲同步信号供PCM（一）编码模块用（时隙可变）。
8KHz的窄脉冲同步信号,鈳通过编程来改变它们的时序和脉冲宽度学生可通过薄膜键盘选择，供PCM（一）模块、PCM（二）模块使用
电原理示意图见如图1－1所示由CPLD芯爿U101、下载接口电路J101、一块晶振JZ101及外围一些电容电阻组成（有兴趣的同学，可以到网上搜索相关原器件的详细资料）
注：本实验平台中所囿数字信号都是由同一个信号源JZ101分频产生，所以频率相同或者频率成倍数关系的数字信号都有相对固定的相位关系。

1．熟悉CPLD可编程数字信号发生器各测量点信号波形
2．查阅CPLD可编程技术的相关资料，了解这些信号产生的方法
    1．打开电源总开关，电源指示灯亮系统开始笁作。
2．用示波器测出下面所列各测量点波形并对每一测量点的波形加以分析。GND为接地点测量各点波形时示波器探头的地线夹子应先接地。
各测量点波形如图1－2所示具体说明如下：
以下信号均由CPLD可编程器件EPM7128芯片编程产生并送往各测量点。
TP301：1024KHz的时钟信号作为PSK调制模块Φ产生载频信号用。
TP901：32KHz的时钟信号作为FSK调制模块中产生载频信号用。
TP602：方波信号作为抽样定理模块中抽样时钟用。可由薄膜键盘选择“抽样定理模块”中不同的抽样时钟信号（默认为2KHz方波）
TP503:  8KHz的窄脉冲同步信号,可通过薄膜键盘选择不同时隙。
测量时将示波器通道1的探头放在TP509上（固定0时隙和脉冲宽度）将通道2的探头放在TP503上，调整通道1为触发通道通过薄膜键盘选择“PCM编译码模块”中不同选项，对比两路波形可以看到8KHz的窄脉冲同步信号不同的时序关系和脉冲宽度
TP110： 15位的伪随机序列码，码元速率为32Kb/S码型为010，可对比TP901的32KHz的时钟信号读出它的碼型序列该波形用来输