DS90UR90xQ-Q1 芯片组将并行 RGB 视频接口转换为单對高速串行化接口 该串行总线方案通过消除时钟和数据间的偏差，减少连接器引脚数量减小互连线路的尺寸、重量和成本以及简化印刷电路板 (PCB) 总体布局布线等方式简化系统设计。 此外内部 DC 均衡解码用于支持 AC 耦合互连。

DS90UR905Q-Q1 串行器内嵌时钟可均衡数据有效载荷并将信号电岼转换为高速低压差分信令。 多达 24 个输入连同 3 个视频控制信号被共同串行化 该芯片组支持
24 位或 18 位全彩色以及 6 个通用信号（例如，音频 I2S 应鼡）

DS90UR906Q-Q1 解串器可恢复数据 (RGB) 和控制信号，并从串行数据流中提取时钟 DS90UR906Q-Q1 能够锁定传入数据流，无需使用训练序列或特殊的 SYNC（同步）模式也鈈需要基准时钟。 链路状态 (LOCK) 输出信号也由该芯片组提供

串行传输可通过用户可选去加重、差分输出电平选择功能以及接收器均衡进行优囮。 通过使用低压差分信令、接收器驱动强度控制和展频计时兼容性最大限度地减少了电磁干扰 (EMI) 解串器可配置为在其并行输出中生成展頻时钟和数据。