74LS373 引脚图、内部结构、参数、典型应用电路

74LS373是一款常用的地址锁存器芯片，由八个并行的、带三态缓冲输出的D触发器构成。在单片机系统中为了扩展外部存储器，通常需要一块74LS373芯片。本文将介绍74LS373的工作原理，内容涵盖引脚图、内部结构、主要参数以及在单片机扩展系统中的典型应用电路。

74LS373地址锁存器的内部逻辑结构如图一所示。

G—与的ALE相连，控制八个D型锁存器的导通与截 止：高电平时，八个D型锁存器正常运行（导通），即锁存器的输出端与输入端D的反相信号始终同步；低电平时锁存器截止，D锁存器输出端的状态保持不变。

【74LS373在单片机扩展系统中的典型应用电路】

当74LS373用作地址锁存器时，应使OE为低电平，此时锁存使能端G为高电平时，输出Q0-Q7 的状态与输入端D1-D7状态相同；当G发生负的跳变时，输入端D0-D7 数据锁入Q0-Q7。51单片机的ALE信号可以直接与74LS373的G连接。在MCS-51单片机系统中，其连接方法如下图所示。其中输入端1D-8D接

至单片机的P0口，输出端提供的是低8位地址，G端接至单片机的地址锁存允许信号ALE。输出允许端OE接地，表示三态输出门一直导通，可以送出地址信号。

【说明】基础比较好的同学请直接忽略。

G是数据锁存控制端；当G=1时，锁存器输出端同输入端；当G由“1”变为“0”时，数据输入锁存器中。

OE为输出允许端；当OE=“0”时，三态门打开；当OE=“1”时，三态门关闭，输出呈高阻状态。

锁存端LE 由高变低时，输出端8 位信息被锁存，直到LE 端再次有效。 当三态门使能信号OE为低电平时，三态门导通，允许Q0~Q7输出，OE为高电平时，输出悬空。