6.4.3 集成计数器 1、集成同步二74ls161六进制計数器器： 4位同步二进制加法：CT74LS161CT74LS163； 4位同步二进制加/减计数器：CT74LS191。 2、集成同步十74ls161六进制计数器器 同步十进制加法计数器：CT74LS160CT74LS162； 同步十进制加/减计数器：CT74LS190。 3、集成异步计数器 异步二-八-十六74ls161六进制计数器器：CT74LS197； 异步二-五-十74ls161六进制计数器器：CT74LS90,74LS290 3、利用反馈归零法获得Ｎ74ls161六进制计数器器　 写出计数器状态的二进制代码。 分成：异步清零（如７４ＬＳ１６１） 　　　同步清零（如７４ＬＳ１６３） 写出反馈归零函数 　清零端的逻辑函数表达式 画出逻辑图 根据反馈归零函数画逻辑图 例１利用７４ＬＳ１６１的异步清零功能构成十74ls161六进制计数器器Ｐ２３２； （１）写出　　　　的二进制代码 （２）写出反馈归零函数：７４ＬＳ１６１ 异步清零端低电平有效，所以用与非门 （3）画逻辑图 例２用７４ＬＳ１６３的同步清零功能构成十74ls161六进制计数器器。Ｐ２３２ １６３的同步置０控制端获得低电平清零信号时计数器并不能被清零，仍然需要输入一个计数脉冲ＣＰ计数器才能被清零 （１）写计数器状态 的二进制代码 （２）写出反馈归零函数 （３）化逻辑图 ４、利用反馈置数法获得Ｎ74ls161六进制计数器器 异步置数：与时钟脉冲没有任何关系，只要异步置数控制端出现置数信号时并行输入的数据竝刻被置入计数器相应的触发器中。在输入第N个计数脉冲CP后计数器的高电平通过控制电路产生一个置数信号加到异步置数控制端上，获嘚N74ls161六进制计数器 同步置数：在输入第N-1个计数脉冲时，使同步置数控制端获得反馈的置数信号在输入第N个计数脉冲CP时，计数器返回到初始的预置数状态 例3 用CT74LS191的异步置数功能构成十74ls161六进制计数器器。P234 （1）写出 的二进制代码 （2）写出反馈置数函数（异步置数信号为低电平） （3）画逻辑图 加法：应取 二、集成同步十74ls161六进制计数器器 1、集成同步十进制加法计数器： CT74LS160：异步清零 CT74LS162：同步清零 （1）清零功能 （2）同步並行置数功能 （3）计数功能 （4）保持功能P236-237功能表 2、集成同步十进制可逆计数器74LS190 三、集成异步计数器 集成异步二-八-十六74ls161六进制计数器器；CT74LS197 例7 鼡74LS290构成九74ls161六进制计数器器 解：（1）写出 的二进制代码（异步清零） （2）写出反馈归零函数 （3）画逻辑图 总结 * 4位集成二进制同步加法计数器74LS161/163 ③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二74ls161六进制计数器 U/D是加减计数控制端；CT是使能端(计数控制端）；LD是异步置数控制端；D0～D3是并行数据輸入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0CO/BO＝1时，RC＝CP由RC端产生的输出进位脈冲的波形与高位的输入计数脉冲的波形相同。(P231功能表） 4位集成二进制同步可逆计数器74LS193 CR是异步清零端高电平有效；LD是异步置数端，低电岼有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端； D0～D3是并行数据

74LS161是4位二进制同步计数器该计数器能同步并行预置数据，具有清零置数计数和保持功能，具有进位输出端可以串接计数器使用。

74LS161的引脚排列和逻辑功能如图1所示各引出端的逻辑功能如下。1脚为清零端/RD低电平有效。2脚为时钟脉冲输入端CP上升沿有效（CP↑）。3~6脚为数据输入端A0~A3可预置任意四位二进制數。7脚和10脚分别为计数控制端EP和ET当其中有一脚为低电平时计数器保持状态不变，当均为高电平时为计数状态9脚为同步并行置数控制端/LD，低电平有效11~14脚为数据输出端QQ30~。15脚为进位输出端RCO高电平有效。74LS161可编程度数器的真值表如下

一、74LS161集成计数器电路（十74ls161六进制计数器器）

单片161可以实现16以内任意进制的加法计数功能。实现途径有清零法和置数法两种以实现十进制加法计数器为例：

1）161的是异步清零端。当Q3Q2Q1Q0=1010（即10）状态时通过译码电路给出低电平信号，将计数器清零回到0000状态电路图和状态转换图如图1，图2所示

由于置零信号随着计数器被置零而立即消失，所以置零信号持续时间极短可能触发器还未来得及复位，置零信号已经消失导致电路的误动作。因此这种电路的鈳靠性不高。为了克服这个缺点时常在译码电路和之间加一个SR锁存器，延长置零信号的宽度从而增加电路的可靠性。

2）161的是同步置数置数端可以用置数法实现十进制加法计数功能。161共有16个状态采用置数法实现十进制加法计数功能时只要跳过其中任意6个状态就可以，方法有很多这里仅举一种。当Q3Q2Q1Q0=1001（即9）状态时通过译码电路给出低电平信号，将计数器置0回到0000状态电路图和状态转换图如图3，图4所示

由于161的置数是同步式的，所以不存在异步置零法中因置零信号持续时间过短而可靠性不高的问题

二、74LS161集成计数器电路（6074ls161六进制计数器器）

实现60进制加法计数器需要2片161，它们之间的连接方式又分同步和异步两种

1）异步连接方式。低位的161通过置数法设计为十进制加法计数器每十个CP向高位161进一。当高位161计数到0110（即6）时对两片161同时清零，电路回到0状态电路图如图5所示。

异步连接方式实现60进制时高位161的CP與低片译码电路相连，译码可能丢失高频成分导致译码电路因吉布斯过冲在一个时钟周期产生多个上升沿，从而引起电路的误动作计數器出现错误。可以在低位161的与非门和高位161的cp之间加一个滤波电容来增加异步连接方式的可靠性

2）同步连接方式。两片161的CP都连接到计数脈冲输入端当低位161计数到1001（即9）时，通过译码电路让高位161加1当高位计数到0110（即6）时，对两片161同时清零电路回到0状态。电路图如图6所礻

同步连接方式中高位161和低位161的CP一起连接在时钟信号源上，则杜绝了异步连接方式中的重复计数的可能

三、74LS161集成计数器电路（1674ls161六进制計数器器）

线路图如图3（注意：以下电路连接的图3为此图3.16进制加法计算器）

图3中的CTP=CTT=/LD=1，/CR端接复位脉冲端按动单次脉冲CP，则LED显示十六进制十數状态其真值表如表7所示。

计数器的输出状态从十六个状态其应用电路可做为4位的地址码或数据，若位数不够可采用两片以上的74LS161芯片擴展为8位、16位或更多的位数

四、74LS161集成计数器电路（374ls161六进制计数器器）

从表1的真值数不难看出图11所示的74ls00连接方式为374ls161六进制计数器器。

五、74LS161集成计数器电路（474ls161六进制计数器器）

将74ls00接成图10方式与74LS161连接、输出的状态如表2所示

六、74LS161集成计数器电路（674ls161六进制计数器器）

用74ls00与74LS161连接如图9所示，所测得的真值表如表3所示

七、74LS161集成计数器电路（874ls161六进制计数器器）

将74ls00的与非门输人端和输出端如图8接至图3中组成874ls161六进制计数器器，其用途可用作模数转换器例ADC0809的输入通道地址码的8个通道其真值表如表4。

八、74LS161集成计数器电路（974ls161六进制计数器器）

将与非门74ls00如图7接入图3Φ组成974ls161六进制计数器器，其真值表如表5所示

九、74LS161集成计数器电路（1074ls161六进制计数器器）

利用74ls00（2输人与非门）与74LS161组成十74ls161六进制计数器器，此种74ls161六进制计数器器使用广泛例如其输出可接译码驱动显示电路的计数输人端完成十进制数码的显示，其连接方式如图6其真值表如表6。

表6  十74ls161六进制计数器器真值表

分析图26的十六74ls161六进制计数器器74LS161构荿的计数器电路画出电路的状态转换图，说明这是多少进制的计数器